(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-124835 (P2002-124835A)

(43)公開日 平成14年4月26日(2002.4.26)

					•	
(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)	
H03F	1/02		H03F	1/02	5 H 4 2 0	
G05F	3/24		G 0 5 F	3/24	B 5J066	
	3/26			3/26	5 J O 9 O	
H03F	1/30		H03F	1/30	В 5 J 0 9 2	
	3/45			3/45	Α	
			審査請求	未請求	請求項の数13 OL (全 15 頁)	
(21)出願番号		特顧2000-314259(P2000-314259)	(71)出顧人	000002369		
(22)出顧日		平成12年10月13日(2000.10.13)	(72)発明者	セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号 池田 益英		
				長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内		
			(74)代理人	1000957	28	


最終頁に続く

(54) 【発明の名称】 演算増幅回路、定電圧回路および基準電圧回路

(57)【要約】

【課題】 低消費電流化が可能で、電源電圧に依存せず、かつ量産ばらつきも小さく抑えることができる演算 増幅回路の提供など。

【解決手段】 この発明は、バイアス回路11、差動増幅回路12、および出力増幅回路13からなる。バイアス回路11は、基準電圧回路11、カレントミラー回路112を含んでいる。基準電圧回路111は、デブレッション型のPMOSトランジスタQ11と、エンハンスメント型のPMOSトランジスタQ11とが一ト電極は、P型不純物を含んだポリシリコンで形成し、かつ、MOSトランジスタQ12のゲート電極は、N型不純物を含んだポリシリコンで形成している。そして、両MOSトランジスタの両しきい値電圧の差に応じた電圧を、両MOSトランジスタの共通接続部に基準電圧として発生するようにしている。



弁理士 上柳 雅誉 (外1名)

【特許請求の範囲】

【請求項1】 差動信号を入力して差動増幅を行う差動 増幅回路と、この差動増幅回路の出力を増幅する出力増 幅回路と、前記差動増幅回路および前記出力増幅回路の バイアスを決めるバイアス回路とを有する演算増幅回路 において、前記バイアス回路は、所定の基準電圧を発生 する基準電圧回路と、この基準電圧回路の発生基準電圧 に基づいて前記バイアスに係る基準電流を生成するカレ ントミラー回路とを含み、

1

前記基準電圧回路は、同一導電型の第1MOSトランジ 10 スタと第2MOSトランジスタとを直列に接続し、

前記第1MOSトランジスタのゲート電極は、P型不純 物を含んだポリシリコンで形成するとともにそのソース 電極と接続し、かつ、前記第2MOSトランジスタのゲ ート電極は、N型不純物を含んだポリシリコンで形成す るとともにそのドレイン電極と接続し、

前記両MOSトランジスタの両しきい値電圧の差に応じ た電圧を、前記両MOSトランジスタの共通接続部に前 記基準電圧として発生するようにしたことを特徴とする 演算增幅回路。

【請求項2】 前記第1MOSトランジスタはデプレッ ション型のトランジスタであり、前記第2MOSトラン ジスタはエンハンスメント型のトランジスタであること を特徴とする請求項1に記載の演算増幅回路。

【請求項3】 前記第1MOSトランジスタは、複数段 直列に接続されていることを特徴とする請求項1または 請求項2に記載の演算増幅回路。

【請求項4】 差動信号を入力して差動増幅を行う差動 増幅回路と、この差動増幅回路の出力を増幅する出力増 幅回路と、前記差動増幅回路および前記出力増幅回路の 30 バイアスを決めるバイアス回路とを有する演算増幅回路 において、前記バイアス回路は、所定の基準電圧を発生 する基準電圧回路を含み、

この基準電圧回路は、同一導電型の第1MOSトランジ スタと第2MOSトランジスタとを直列に接続し、

前記第1MOSトランジスタのゲート電極は、N型不純 物を含んだポリシリコンで形成するとともにそのドレイ ン電極と接続し、かつ、前記第2MOSトランジスタの ゲート電極は、P型不純物を含んだポリシリコンで形成 するとともにそのソース電極と接続し、

前記両MOSトランジスタの両しきい値電圧の差に応じ た電圧を、前記両MOSトランジスタの共通接続部に前 記基準電圧として発生するようにしたことを特徴とする 演算增幅回路。

【請求項5】 前記第1MOSトランジスタはエンハン スメント型のトランジスタであり、前記第2MOSトラ ンジスタはデプレッション型のトランジスタであること を特徴とする請求項4に記載の演算増幅回路。

【請求項6】 前記第1MOSトランジスタと前記第2 MOSトランジスタは、ゲート電極の酸化膜の厚さ、キ 50 スタのしきい値電圧と前記エンハンスメント型MOSト

ャリアの移動度、および誘電率を同一にしたことを特徴 とする請求項1乃至請求項5のいずれかに記載の演算増 幅回路。

【請求項7】 前記第1MOSトランジスタと前記第2 MOSトランジスタのチャネル長とチャネル幅とを同一 にしたことを特徴とする請求項1乃至請求項6のいずれ かに記載の演算増幅回路。

【請求項8】 前記第1MOSトランジスタと前記第2 MOSトランジスタは、そのチャネル長を短くし、その チャネル長を短くした分だけゲート電極の酸化膜の厚さ を厚くするようにしたことを特徴とする請求項1乃至請 求項7のいずれかに記載の演算増幅回路。

【請求項9】 前記第1MOSトランジスタと前記第2 MOSトランジスタをLOCOSオフセット構造にした ことを特徴とする請求項1乃至請求項8のいずれかに記 載の演算増幅回路。

【請求項10】 前記第1MOSトランジスタと前記第 2MOSトランジスタは、同一の条件でチャネルドープ し、しきい値電圧を下げるようにしたことを特徴とする 請求項1乃至請求項9のいずれかに記載の演算増幅回 20 路。

【請求項11】 請求項1乃至請求項10のいずれかに 記載された演算増幅回路と、

前記演算増幅回路の出力増幅回路の負荷として接続さ れ、その出力増幅回路の出力電圧を任意に分圧するよう になっているトリミング回路とを備え、

前記演算増幅回路の基準電圧回路で発生する発生基準電 圧を、前記演算増幅回路の差動増幅回路の一方の入力端 子に入力するとともに、前記トリミング回路の分圧電圧 を、前記差動増幅回路の他方の入力端子に入力するよう になっていることを特徴とする定電圧回路。

【請求項12】 第1導電型のデブレッション型のMO Sトランジスタと第1導電型のエンハンスメント型のM OSトランジスタとを直列に接続し、

前記デブレッション型のMOSトランジスタのゲート電 極とソース電極とを第1の電位を供給する第1電源線に 接続し、

前記エンハンスメント型のMOSトランジスタのゲート 電極とドレイン電極とを第1の電位よりも低い第2の電 位を供給する第2電源線に接続し、

前記デブレッション型のMOSトランジスタのゲート電 極は、前記第1導電型の不純物を含み、

前記エンハンスメント型のMOSトランジスタのゲート 電極は、第2導電型の不純物を含み、

出力端子を前記デプレッション型のMOSトランジスタ のドレイン電極と前記エンハンスメント型のMOSトラ ンジスタのソース電極との接続点に設けたことを特徴と する基準電圧回路。

【請求項13】 前記デプレッション型MOSトランジ

ランジスタのしきい値電圧との差に応じた電圧を、前記出力端子に基準電圧として発生するようにしたことを特徴とする請求項12に記載の基準電圧回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、低消費電流が可能で、電源電圧に依存せず、かつ量産のばらつきも小さく抑えられる演算増幅回路、およびその演算増幅回路を利用した定電圧回路に関する。

[0002]

【従来の技術】従来の演算増幅回路としては、図11に示すようなものが知られている。この演算増幅回路は、図11に示すように、バイアス回路1と、差動増幅回路2と、出力増幅回路3とを少なくとも備えている。

【0003】バイアス回路1は、基準電圧を発生するとともに、この基準電圧に基づいて差動増幅回路2のNMOSトランジスタQ7に流れる電流と、出力増幅回路3のNMOSトランジスタQ9に流れる電流とを一定にするための回路である。このため、バイアス回路1は、図11に示すように、PMOSトランジスタQ1とNMOSトランシスタQ2を直列に接続し、この直列回路を電源ライン4、5間に接続している。

【0004】差動増幅回路2は、差動信号を差動増幅す米

 $I = \beta_{o} \times (\mathbb{W}/L) \{ (V_{GS} - V_{TP}) \times V_{DS} - 1/2 \times (V_{DS})^{2} \}$ $= \beta_{o} \times (\mathbb{W}/L) \{ (VDD - V_{TP}) \times (VDD - V1) - 1/2 \times (VDD - V1)^{2} \} \cdots (1)$

また、PMOSトランジスタQ1が飽和領域で動作する 場合は、PMOSトランジスタQ1に流れる電流1は、※

 $I = 1/2 \times \beta_0 \times (\mathbb{W}/L) (V_{GS} - V_{TP})^2$ = 1/2 \times \beta_0 \times (\mathbb{W}/L) (VDD - V_{TP})^2 \cdots (1A)

なお、PMOSトランジスタQ1がどちらの領域で動作するかは、PMOSトランジスタQ1のしきい値電圧 V_{τ_P} と、NMOSトランジスタQ2のしきい値電圧 V_{τ_N} の大小関係で決まり、 $V_{\tau_P} > V_{\tau_N}$ のときに飽和領域で動作する

【0010】上式中において、 β 。はプロセスで決まる定数、WはPMOSトランジスタQ1のチャネル幅、Lはそのチャネル長、VDDは電源電圧、V1はNMOSトランジスタQ2のドレイン電圧、 $V_{\tau \rho}$ はPMOSトランジスタQ1のしきい値電圧である。

【0011】また、PMOSトランジスタのしきい値電圧が正の場合はエンハンスメント型トランジスタ、そのしきい値電圧が負の場合はデブレッション型であると定義して説明し、本願明細書を通して、この定義に従うものとする。

ただし、(2)式中において、ゆ。はシリコン基板のフェルミ順位、ゆ。はゲート電極の仕事関数、ゆ。はシリコン基板の仕事関数、Q。はシリコンの表面の電荷量、

* る回路であり、図11に示すように、定電流源となるN MOSトランジスタQ7でパイアスされた差動対のNM OSトランジスタQ3、Q4から構成する。そのNMO SトランジスタQ3、Q4には、PMOSトランジスタ Q5、Q6からなるカレントミラー回路を能動負荷として接続している。

【0005】出力増幅回路3は、図11に示すように、 差動増幅回路2からの出力信号をNMOSトランジスタ Q9を能動負荷とするPMOSトランジスタQ8で増幅 し、出力するようになっている。

【0006】とのような構成からなる従来の演算増幅回路におけるバイアス回路1では、PMOSトランジスタQ1は線形領域または飽和領域のどちらでも動作させることが可能である。そこで、PMOSトランジスタQ1を線形領域および飽和領域で動作させる場合のそれぞれについて、PMOSトランジスタQ1に流れる電流1を検討する。

のNMOSトランジスタQ9に流れる電流とを一定にす 【0007】まず、PMOSトランジスタQ1が線形領るための回路である。このため、バイアス回路1は、図 域で動作する場合は、電源電圧VSSをVSS=0とす 11に示すように、PMOSトランジスタQ1とNMO 20 ると、PMOSトランジスタQ1に流れる電流1は、次 SトランジスタQ2を直列に接続し、この直列回路を電 の(1)式となる。

※次の(1 A)式となる。 【0009】

★[0012]

[0008]

【発明が解決しようとする課題】ところで、上記の

(1)式と(1A)式に示されたように、PMOSトランジスタQ1に流れる電流 I は、線形領域および飽和領域のどちらの場合であっても電源電圧VDDに依存し、ほぼ電源電圧VDDの2乗で増加する。また、その電流 I は、MOSトランジスタQ2、Q7、Q9に流れるバイアス電流を規定する。このため、電源電圧VDDの2乗でバイアス電流が増加するので、電源電圧VDDが変動(増加)すると、演算増幅回路の全体の消費電力が増加するという不都合がある。

【0013】一方、PMOSトランジスタQ1のしきい値電圧 V_{τ} は、一般に以下に示す(2)式により決定される。

Qssはシリコンと酸化膜との界面電荷量、C。はゲートの単位面積あたりの容量である。

50 【0015】従って、PMOSトランジスタQ1のしき

い値電圧V T は、(2)式に示すように6つのパラメー タに依存するので、しきい値電圧V₁,のばらつきが大き くなり、この結果、製造ばらつきによっても消費電流が ばらつくという不都合があった。

【0016】そこで、本発明の第1の目的は、低消費電 流化が可能で、電源電圧に依存せず、かつ量産ばらつき も小さく抑えることができる演算増幅回路を提供するこ とにある。

【0017】また、本発明の第2の目的は、上記の演算 増幅回路を利用するようにし、低消費電流化が可能で、 電源電圧に依存せず、かつ量産ばらつきも小さく抑える ことができる定電圧幅回路を提供することにある。

【0018】さらに、本発明の第3の目的は、電源電圧 に依存しない基準電圧を発生できる基準電圧回路を提供 することにある。

[0019]

【課題を解決するための手段】上記課題を解決し、本発 明の第1の目的を達成するために、請求項1~請求項1 0 に記載の発明は以下のように構成した。

【0020】すなわち、請求項1に記載の発明は、差動 20 信号を入力して差動増幅を行う差動増幅回路と、この差 動増幅回路の出力を増幅する出力増幅回路と、前記差動 増幅回路および前記出力増幅回路のバイアスを決めるバ イアス回路とを有する演算増幅回路において、前記バイ アス回路は、所定の基準電圧を発生する基準電圧回路 と、この基準電圧回路の発生基準電圧に基づいて前記バ イアスに係る基準電流を生成するカレントミラー回路と を含み、前記基準電圧回路は、同一導電型の第1MOS トランジスタと第2MOSトランジスタとを直列に接続 し、前記第1MOSトランジスタのゲート電極は、P型 30 不純物を含んだポリシリコンで形成するとともにそのソ ース電極と接続し、かつ、前記第2MOSトランジスタ のゲート電極は、N型不純物を含んだポリシリコンで形 成するとともにそのドレイン電極と接続し、前記両MO Sトランジスタの両しきい値電圧の差に応じた電圧を、 前記両MOSトランジスタの共通接続部に前記基準電圧 として発生するようにしたことを特徴とするものであ る。

【0021】請求項2に記載の発明は、請求項1に記載 の演算増幅回路において、前記第1MOSトランジスタ はデプレッション型のトランジスタであり、前記第2M OSトランジスタはエンハンスメント型のトランジスタ であることを特徴とするものである。

【0022】請求項3に記載の発明は、請求項1または 請求項2に記載の演算増幅回路において、前記第1MO Sトランジスタは、複数段直列に接続されていることを 特徴とするものである。

【0023】とのような構成からなる請求項1~請求項 3にかかる各発明によれば、基準電圧回路は、電源電圧 バイアス電流(消費電流)の低減化が可能となる。 【0024】さらに、請求項3にかかる発明では、トラ

ンジスタが1つの場合に比べて演算増幅回路(オペアン プ)の電源電圧を高くすることができる。

【0025】請求項4に記載の発明は、差動信号を入力 して差動増幅を行う差動増幅回路と、この差動増幅回路 の出力を増幅する出力増幅回路と、前記差動増幅回路お よび前記出力増幅回路のバイアスを決めるバイアス回路 とを有する演算増幅回路において、前記バイアス回路 は、所定の基準電圧を発生する基準電圧回路を含み、と 10 の基準電圧回路は、同一導電型の第1MOSトランジス タと第2MOSトランジスタとを直列に接続し、前記第 1MOSトランジスタのゲート電極は、N型不純物を含 んだポリシリコンで形成するとともにそのドレイン電極 と接続し、かつ、前記第2MOSトランジスタのゲート 電極は、P型不純物を含んだポリシリコンで形成すると ともにそのソース電極と接続し、前記両MOSトランジ スタの両しきい値電圧の差に応じた電圧を、前記両MO Sトランジスタの共通接続部に前記基準電圧として発生 するようにしたことを特徴とするものである。

【0026】請求項5に記載の発明は、請求項4に記載 の演算増幅回路において、前記第1MOSトランジスタ はエンハンスメント型のトランジスタであり、前記第2 MOSトランジスタはデブレッション型のトランジスタ であることを特徴とするものである。

【0027】このような構成からなる請求項4および請 求項5にかかる発明によれば、基準電圧回路は、電源電 圧に依存しない基準電圧を発生でき、これにより各回路 のバイアス電流(消費電流)の低減化が可能となる。

【0028】請求項6に記載の発明は、請求項1乃至請 求項5のいずれかに記載の演算増幅回路において、前記 第1MOSトランジスタと前記第2MOSトランジスタ は、ゲート電極の酸化膜の厚さ、キャリアの移動度、お よび誘電率を同一にしたことを特徴とするものである。 【0029】このような構成によれば、基準電圧回路の 発生基準電圧が、ゲート電極の酸化膜の厚さ、キャリア の移動度、および誘電率に依存しなくなる。

【0030】請求項7に記載の発明は、請求項1乃至請 求項6のいずれかに記載の演算増幅回路において、前記 第1MOSトランジスタと前記第2MOSトランジスタ のチャネル長とチャネル幅とを同一にしたことを特徴と するものである。

【0031】このような構成によれば、基準電圧回路の 発生基準電圧が、トランジスタのチャネル長やチャネル 幅の物理的なプロセスのばらつきに依存しなくなる。

【0032】請求項8に記載の発明は、請求項1乃至請 求項7のいずれかに記載の演算増幅回路において、前記 第1MOSトランジスタと前記第2MOSトランジスタ は、そのチャネル長を短くし、そのチャネル長を短くし に依存しない基準電圧を発生でき、これにより各回路の 50 た分だけゲート電極の酸化膜の厚さを厚くするようにし

たととを特徴とするものである。

【0033】このような構成によれば、レイアウト的に トランジスタの面積を小さくすることができる。

【0034】請求項9に記載の発明は、請求項1乃至請 求項8のいずれかに記載の演算増幅回路において、前記 第1MOSトランジスタと前記第2MOSトランジスタ をLOCOSオフセット構造にしたことを特徴とするも のである。

【0035】とのような構成によれば、トランジスタの ドレイン耐圧が向上するので、演算増幅回路の動作電圧 10 を上げることができる。

【0036】請求項10に記載の発明は、請求項1乃至 請求項9のいずれかに記載の演算増幅回路において、前 記第1MOSトランジスタと前記第2MOSトランジス タは、同一の条件でチャネルドープし、しきい値電圧を 下げるようにしたことを特徴とするものである。

【0037】一方、本発明の第2の目的を達成するため に、請求項11に記載の発明は以下のように構成した。 【0038】すなわち、請求項11に記載の発明は、請 回路と、前記演算増幅回路の出力増幅回路の負荷として 接続され、その出力増幅回路の出力電圧を任意に分圧す るようになっているトリミング回路とを備え、前記演算 増幅回路の基準電圧回路で発生する発生基準電圧を、前 記演算増幅回路の差動増幅回路の一方の入力端子に入力 するとともに、前記トリミング回路の分圧電圧を、前記 差動増幅回路の他方の入力端子に入力するようになって いることを特徴とするものである。

【0039】このような構成によれば、基準電圧回路 は、電源電圧に依存しない基準電圧を発生でき、これに 30 より各回路のバイアス電流(消費電流)の低減化が可能 となる。また、基準電圧回路が発生する基準電圧のばら つきが小さくなるので、トリミング量を減少できてトリ ミング回路の規模を小さくできる。

【0040】さらに、本発明の第3の目的を達成するた めに、請求項12および請求項13に記載の発明は以下 のように構成した。

【0041】すなわち、請求項12に記載の発明は、第 1 導電型のデプレッション型のMOSトランジスタと第 1 導電型のエンハンスメント型のMOSトランジスタと を直列に接続し、前記デプレッション型のMOSトラン ジスタのゲート電極とソース電極とを第1の電位を供給 する第1電源線に接続し、前記エンハンスメント型のM OSトランジスタのゲート電極とドレイン電極とを第1 の電位よりも低い第2の電位を供給する第2電源線に接 続し、前記デブレッション型のMOSトランジスタのゲ ート電極は、前記第1導電型の不純物を含み、前記エン ハンスメント型のMOSトランジスタのゲート電極は、 第2 導電型の不純物を含み、出力端子を前記デプレッシ ョン型のMOSトランジスタのドレイン電極と前記エン 50 ることによりMOSトランジスタQ16にもその定電流

ハンスメント型のMOSトランジスタのソース電極との 接続点に設けたことを特徴とするものである。

【0042】また、請求項13に記載の発明は、請求項 12に記載の基準電圧回路において、前記デプレッショ ン型MOSトランジスタのしきい値電圧と前記エンハン スメント型MOSトランジスタのしきい値電圧との差に 応じた電圧を、前記出力端子に基準電圧として発生する ようにしたことを特徴とするものである。

【0043】 このような構成からなる請求項12、請求 項13にかかる発明によれば、電源電圧に依存しない基 準電圧を発生できる。

[0044]

【発明の実施の形態】以下、本発明の実施形態について 図面を参照して説明する。

【0045】図1は、本発明の演算増幅回路の第1実施 形態の回路の構成を示す回路図である。

【0046】本発明の演算増幅回路の第1実施形態は、 図1に示すように、バイアス回路11と、差動増幅回路 12と、出力増幅回路13とを、少なくとも備えてい 求項1乃至請求項10のいずれかに記載された演算増幅 20 る。バイアス回路11は、基準電圧を発生する基準電圧 回路111と、この基準電圧回路111の発生基準電圧 に基づいて所定の基準電流を生成し、この生成基準電流 が写されて出力電流となるカレントミラー回路112 と、を含んでいる。 基準電圧回路111は、デブレッ ション型のPMOSトランジスタQ11と、エンハンス メント型のPMOSトランジスタQ12とが直列に接続 され、この直列回路が電源ライン4と電源ライン5との 間に接続され、両MOSトランジスタQ11、Q12の しきい値電圧の差に応じた基準電圧を生成し、この生成 基準電圧を両MOSトランジスタQ11、Q12の共通 接続部から取り出すようになっている。

> 【0047】さらに具体的に説明すると、PMOSトラ ンジスタQ11は、そのゲート電極とそのソース電極と が電源ライン4に接続されるとともに、そのドレイン電 極がPMOSトランジスタQ12のソース電極とNMO SトランジスタQ14にゲート電極に接続されている。 PMOSトランジスタQ12は、そのゲート電極とその ドレイン電極とが電源ライン5に接続され、そのソース 電極がNMOSトランジスタQ14にゲート電極に接続 されている。また、電源ライン4には第1の電位(VD D) が供給され、電源ライン5には、第1の電位よりも 低い第2の電位(VSS)が供給されるようになってい

> 【0048】カレントミラー回路112は、カレントミ ラーを構成するPMOSトランジスタQ13、Q15を 有している。そして、基準電圧回路111からの基準電 圧をNMOSトランジスタQ14のゲートに入力するこ とにより、PMOSトランジスタQ13に定電流が流 れ、この定電流をPMOSトランジスタQ15が写しと

(6)

が流れるようになっている。また、MOSトランジスタ Q16、Q7、Q9はカレントミラーを構成し、差動増 幅回路12のNMOSトランジスタQ7と、出力増幅回 路13のNMOSトランジスタQ9とにもその定電流が 流れるようになっている。

【0049】さらに具体的に説明すると、PMOSトラ ンジスタQ13は、そのソース電極が電源ライン4に接 続され、そのゲート電極とそのドレイン電極が共通接続 され、その共通接続部がNMOSトランジスタQ14の ドレイン電極に接続されるとともにPMOSトランジス 10 タQ15のゲート電極に接続されている。NMOSトラ ンジスタQ14は、そのゲート電極がPMOSトランジ スタQ11、Q12の共通接続部に接続され、そのソー ス電極が電源ライン5に接続されている。

【0050】また、PMOSトランジスタQ15は、そ のソース電極が電源ライン4に接続され、そのドレイン 電極がNMOSトランジスタQ16のドレイン電極に接 続されている。さらに、NMOSトランジスタQ16 は、そのゲート電極がそのドレイン電極に接続され、そ の接続部がNMOSトランジスタQ7、Q9の各ゲート 20 電極に接続され、かつ、そのソース電極が電源ライン5 に接続されている。

【0051】差動増幅回路12および出力増幅回路13 は、図11に示す差動増幅回路2および出力増幅回路3 とその構成が同一であるので、同一の構成要素には同一 符号を付し、その構成の説明は省略する。

【0052】次に、基準電圧回路111におけるPMO SトランジスタQ11、Q12の構造について、図2を 参照して説明する。

【0053】PMOSトランジスタQ11、Q12は、 図2に示すように、P-基板21上にそれぞれ形成され ている。より具体的には、P- 基板21中にN- ウェル 22、23がそれぞれ形成され、その N^- ウェル22、 23内に形成されている。N-ウェル22内には、PM OSトランジスタQ11の基板端子24と接続されるN * 拡散層25と、そのソース端子26と接続されるP* 拡散層27と、そのドレイン端子28と接続されるP・ 拡散層29とが、それぞれ形成されている。N-ウェル 22上の所定位置には、酸化シリコンからなる絶縁膜3 0が形成され、その絶縁膜30内にはPMOSトランジ 40 スタQ11のゲート電極31が形成されている。ゲート 電極31は、P型不純物を含んだポリシリコンで形成さ れ、その極性がPtとなっている。

但し、(3)式において、β。。。 はプロセスで決まるパー ラメータ、 W_{P1} はPMOSトランジスタQ11のチャネ ル幅、Lp1はそのチャネル長、Vtp1 はそのしきい値電 圧である。

【0061】一方、PMOSトランジスタQ12もV。s※

*【0054】N⁻ ウェル23内には、PMOSトランジ スタQ12の基板端子34と接続されるN・拡散層35 と、そのソース端子36と接続されるP・拡散層37 と、そのドレイン端子38と接続されるP・拡散層39 とが、それぞれ形成されている。N ウェル23上の所 定位置には、酸化シリコンからなる絶縁膜30が形成さ れ、その絶縁膜30内にはPMOSトランジスタQ12 のゲート電極41が形成されている。ゲート電極41 は、N型不純物を含んだポリシリコンで形成され、その 極性がN*となっている。

【0055】とのような構造からなるPMOSトランジ スタQ11、Q12では、PMOSトランジスタQ11 をデプレッション型のトランジスタ、PMOSトランジ スタQ12をエンハンスメント型のトランジスタとなる ようにしているが、PMOSトランジスタQ11がデブ レッション型のトランジスタになる理由について説明す

【0056】既に述べたように、トランジスタのしきい 値電圧は、(2)式によって決定される。(2)式に示 される通り、しきい値電圧はゲート電極の仕事関数の。 やシリコン基板の仕事関数φ。に依存する。

【0057】従って、ゲート電極への不純物濃度やウェ ルへの濃度を調整すれば、ゲート電極の仕事関数φ、と シリコン基板の仕事関数φ、を変えることができ、PM OSトランジスタQ11をデプレッション型のトランジ スタ、すなわち、そのしきい値電圧V_{*}, (P⁺)を、V _{て。}(P¹) < 0 とすることが可能である。

【0058】次に、このような構成からなる本発明の演 算増幅回路の第1実施形態の動作について、図1を参照 30 して説明する。

【0059】まず、図1の基準電圧回路111の動作に ついて説明する。PMOSトランジスタQ11は、上述 のようにデブレッション型のトランジスタであるので、 ゲートとソースとの電位が同一でもPMOSトランジス タQ11には電流が流れる。ところで、PMOSトラン ジスタQ11は、ゲート・ソース電圧をVcs、しきい値 電圧をV_τ,、ドレイン・ソース電圧をV_o,とすると、V $_{cs} - V_{\tau p} = 0 - V_{\tau p} < V_{ps}$, $\tau ch + V_{cs} - V_{\tau p} < V_{ps}$ の関係が成り立つよう高い電源電圧VDDが与えられる 範囲で正常に動作し、またとの時飽和領域で動く。従っ て、PMOSトランジスタQ11に流れる電流 I1は、 次の(3)式で表される。

[0060]

 $I = 1/2 \times \beta_{0P1} \times (W_{P1}/L_{P1}) \times (0 - V_{TP1})^2 \cdots (3)$

 $\mathscr{X} = V_{\mathfrak{o}}$ より、 $V_{\mathfrak{o}}$ $= V_{\mathfrak{o}}$ の関係が成り立つので、 飽和領域で動く。従って、PMOSトランジスタQ12 に流れる電流 I 2 は、次の(4)式で表される。 [0062]

 $12 = 1/2 \times \beta_{op} \times (W_{p}/L_{p}) \times (V1 - 0 - V_{p}) \cdot \cdots (4)$

但し、(4)式において、β,,, はプロセスで決まるパ ラメータ、W_pはPMOSトランジスタQ12のチャネ ル幅、Leaはそのチャネル長、Vreaはそのしきい値電 圧、V1はPMOSトランジスタQ11、Q12の共通 接続点の電圧(基準電圧)である。

11

$$V = V_{r_{P2}} - \sqrt{\{(W_{P1} \div L_{P1}) / (W_{P2} \div L_{P2}) \times (\beta_{0P1} / \beta_{0P2})\}} \times V_{r_{P1}} \cdots (5)$$

※る。

(5)式において、√{ }は、{ }内の平方根を意 味し、以下の場合も同様である。

生する基準電圧Vlは、電源電圧VDDに依存しないと とがわかる。

【0066】次に、図1のバイアス回路11のうち基準 電圧発生回路111の部分を除く動作について説明す る。すなわち、NMOSトランジスタQ14が、バイア ス電流を決める動作と、PMOSトランジスタQ13、 Q15がカレントミラー動作をすることについて説明す※

$$I 3 = 1/2 \times \beta_{on} \times (W_{n3}/L_{n3}) \times (V_1 - V_{\tau n})^2 \cdots (6)$$

但し、(6)式において、βομはプロセスで決まるバラ 幅、L_n,はそのチャネル長、V_r,はそのしきい値電圧で

【0070】(6) 式からわかるように、バイアス電流 13は、電源電圧VDDに依存せずに安定に流れる。ま た、NMOSトランジスタQ14のチャネル幅 $W_{n,i}$ 、チ ャネル長L_n,を変えることによって、バイアス電流 I 3★

【0071】また、PMOSトランジスタQ13に流れ る電流 I 4 は、上記のバイアス電流 I 3 そのものである ので、電流 14 は次の (7) 式のようになる。

[0072]

 $I 4 = I 3 = 1/2 \times \beta_{pp} \times (W_{pq}/L_{pq}) \times (VDD-V2-V_{Tp})^2 \cdots (VDD-V2-V_{Tp})^2 \cdots$

但し、(7)式において、βορはプロセスで決まるパラ メータ、W₄はPMOSトランジスタQ13のチャネル 30 アス電流 13が流れるように決まる。 幅、Lpdはそのチャネル長、Vppはそのしきい値電圧、 V2はそのドレイン電圧である。

7)

【0073】PMOSトランジスタQ13のドレイン電☆

$$I = 1/2 \times \beta_{qp} \times (W_{ps}/L_{ps}) \times (VDD-V2-V_{qp})^{2} \cdots (8)$$

但し、(8)式において、β。,はプロセスで決まるパラ メータ、W_p,はPMOSトランジスタQ15のチャネル 幅、Lpsはそのチャネル長、Vppはそのしきい値電圧で ある。

【0076】とこで、PMOSトランジスタQ13とP にすれば、I4=I5となり、両MOSトランジスタQ 13、Q15には同一の電流が流れる。従って、PMO SトランジスタQ13、Q15は、カレントミラー回路 の動作をすることなる。

【0077】次に、差動増幅回路12、出力増幅回路1 3の定電流源の動作について説明する。

【0078】PMOSトランジスタQ15に流れる電流 15は、NMOSトランジスタQ16に流れる電流 I6 となり、I5=I6となる。また、NMOSトランジス

*【0063】PMOSトランジスタQ11に流れる電流 I1は、PMOSトランジスタQ12に全て流れ込むた め、【1=12となり、これを基準電圧V1について解 くと、次の(5)式のようになる。

[0064]

【0067】なお、以下の説明では、NMOSトランジ 【0065】(5)式によれば、基準電圧回路11で発 10 スタQ14が飽和領域で動くように電源電圧VDDが与 えられるとする。すなわち、Vcs - Vrm < Vos を満たす ように、つまり、 $V1-V_{\tau N} < V2$ ($\leftrightarrows VDD-V_{\tau P}$) の関係が成り立つように電源電圧VDDが与えられてい るとする。

> 【0068】まず、NMOSトランジスタQ14に流れ るバイアス電流 [3は、次の(6)式のようになる。 [0069]

★を任意の値に設定することができる。従って、バイアス メータ、WmはNMOSトランジスタQ14のチャネル 20 電流13は、NMOSトランジスタQ14のサイズとそ のゲートの印加される基準電圧回路111からの基準電 圧V1で決まることになる。

☆圧V2は、NMOSトランジスタQ14で決まったバイ

【0074】さらに、PMOSトランジスタQ15に流 れる電流 [5は、次の(8)式に示すようになる。 [0075]

ミラーの関係がある。このため、例えば、NMOSトラ ンジスタQ16、Q7、Q9のトランジスタサイズを同 一にすると、NMOSトランジスタQ16、Q7、Q9 には同一の電流が流れる。

【0079】次に、PMOSトランジスタQ11のしき MOSトランジスタQ15のトランジスタサイズを同一 40 い値電圧V_{τe}(P⁺)が、PMOSトランジスタQ12 のしきい値電圧V_{TP}(N⁺)よりも低くなる理由につい て詳述する。

> 【0080】PMOSトランジスタのしきい値電圧は、 上述したように一般に(2)式により表される。

【0081】(2)式において、ゲート電極の仕事関数 φ はそのゲート電極の材料により一義的に決定され る。また、シリコン基板の仕事関数ゆ、も、不純物分布 が一定ならば一義的に決定される。

【0082】従って、ゲート電極をポリシリコンで形成 タQ16は、NMOSトランジスタQ7、Q9とカレン 50 する場合には、ゲート電極への不純物濃度を変えると、

ゲート電極の仕事関数 φ " が変わる。 ゲート電極の極性 がP・のポリシリコンゲート電極の仕事関数φupと、そ の極性がN'のポリシリコンゲート電極の仕事関数 our とを比較した場合、ゲート電極の極性をP・とした方が 仕事関数は大きくなる。

13

【0083】すなわち、ゲート電極の仕事関数のいとゲ ート電極の仕事関数φ_{**}の間には、次の(9)式の関係*

 $[0084]\phi_{\mu\rho}-\phi_{\mu\eta}>0 \cdots (9)$

この結果、PMOSトランジスタQ11のしきい値電圧 $V_{\tau P}(P^+)$ と、PMOSトランジスタQ12のしきい 値電圧V_τ, (N')とは、次の(10)式と(11)式 により表される。

[0085]

$$V_{TF}(P^{+}) = -\{2\phi_{F} + \phi_{MF} - \phi_{S} - (Q_{B}/C_{O}) - (Q_{SS}/C_{O})\}$$

$$\cdots (10)$$

$$V_{TF}(N^{+}) = -\{2\phi_{F} + \phi_{MN} - \phi_{S} - (Q_{B}/C_{O}) - (Q_{SS}/C_{O})\}$$

$$\cdots (11)$$

(8)

さらに、(9)~(11)式により、次の(12)式が ※【0086】 成立する。

$$V_{TP}(N^*) - V_{TP}(P^*) = \phi_{NP} - \phi_{NN} > 0 \cdots (12)$$

(12) 式から、PMOSトランジスタQ11のしきい 値電圧V_τ, (P⁺)の方が、PMOSトランジスタQ1 2のしきい値電圧V_T, (N⁺) よりも低くなることがわ かる。

【0087】次に、本発明の演算増幅回路の第1実施形 態の第1変形例~第3変形例について、図3~図5を参 20 照して説明する。

【0088】第1変形例は、図1の出力増幅回路13 を、図3に示すように出力増幅回路13Aに置き換えた ものである。すなわち、図1の出力増幅回路13のNM OSトランジスタQ9を、図3に示すように抵抗R1に 置き換えたものである。との第1変形例の他の部分の構 成は、図1の演算増幅回路の構成と同様であるので、同 一の構成部分には同一符号を付してその説明は省略す る。

【0089】第2変形例は、図1の出力増幅回路13 を、図4に示すように2段構成の出力増幅回路13Bに 置き換えて利得を大きくするようにしたものである。す なわち、図1の出力増幅回路13のMOSトランジスタ Q8、Q9、の他に、MOSトランジスタQ17、Q1 8、を追加するようにしたものである。この第2変形例 の他の部分の構成は、図1の演算増幅回路の構成と同様 であるので、同一の構成部分には同一符号を付してその 説明は省略する。

【0090】第3変形例は、図1の出力増幅回路13 を、図5に示すように出力増幅回路13Cに置き換えて★40

【0091】次に、本発明の演算増幅回路の第1実施形 態(第1~第3変形例を含む)において、基準電圧回路 111の基準電圧V1が、PMOSトランジスタQ1 1、Q12のプロセスパラメータβ。のばらつきに依存 しないための条件について説明する。

【0092】図1の基準電圧回路111の基準電圧V1 は、(5)式のより表されるのは上述した通りである。 【0093】ここで、(5)式中のプロセスパラメータ β。は、一般的に次の(16)式により表すことができ

 $[0094]\beta_0 = (u \times \varepsilon) / t_{0x} \cdots (16)$ (16) 式中において、uはキャリアの移動度、εは誘 電率、toxはゲート電極の酸化膜の厚さである。

【0095】従って、PMOSトランジスタQ11、Q 12のキャリアの移動度u、誘電率 ε 、ゲート電極の酸 化膜の厚さ toxを、それぞれ同一にしてやれば、(5) 式は次の(17)式のようになり、

$$V = V_{1P2} - \sqrt{(W_{P1} \div L_{P1}) / (W_{P2} \div L_{P2})} \times V_{1P1} \cdots (17)$$

基準電圧回路111の基準電圧V1は、プロセスパラメ ータ β 。、すなわち、キャリアの移動度u、誘電率 ε 、 およびゲート電極の酸化膜の厚さtoxに依存しなくな

【0096】次に、本発明の演算増幅回路の第1実施形 態において、基準電圧回路111の基準電圧V1が、P MOSトランジスタQ11、Q12のチャネル幅やチャ☆

☆ネル長の物理的なプロセスのばらつきに依存しなくなる ための条件について以下に説明する。

【0097】PMOSトランジスタQ11のチャネル長 Lp1とチャネル幅Wp1、およびPMOSトランジスタQ 12のチャネル長L,,とチャネル幅W,,を同一にする と、(5)式は次の(18)式のようになる。 [0098]

$$V = V_{TP2} - \sqrt{\{(\beta_{OP1} / \beta_{OP2})\}} \times V_{TP1} \cdots (18)$$

従って、基準電圧回路111の基準電圧V1は、PMO 50 SトランジスタQ11、Q12のチャネル長とチャネル

*V1は、プロセスパラメータ β 。、すなわち、キャリア の移動度u、誘電率 ε 、およびゲート電極の酸化膜の厚

【0101】ところで、(19)式と(12)式によれ

ば、基準電圧回路111の基準電圧V1は、次の(2

さt。xにも依存しなくなる。

0)式のように表すことができる。

幅を同一にすると、チャネル長やチャネル幅の物理的な プロセスのばらつきに依存しなくなる。

【0099】この場合において、さらにPMOSトラン ジスタQ11、Q12のプロセスパラメータβor1、β op, を同一にしてやれば、(18)式は次の(19)式 のようになる。

 $[0\ 1\ 0\ 0]\ V\ 1 = V_{TP2}\ -V_{TP1}\ \cdots\ (1\ 9)$

従って、この場合には、基準電圧回路111の基準電圧*

$$V = V_{TP2} - V_{TP1} = V_{TP} (N^{+}) - V_{TP} (P^{+}) = \phi_{NP} - \phi_{NN} > 0 \cdots (20)$$

[0102]

(9)

つまり、PMOSトランジスタQ11、Q12を作成す る場合に、(A)N-ウェル22、23の形成工程、

(B) P* 拡散層27、29、37、39の形成工程、

(C) PMOSトランジスタQ11とPMOSトランジ スタQ12とのチャネルドープ工程、および(D)PM OSトランジスタQ11とPMOSトランジスタQ12 とのゲート酸化膜形成工程、これらを全て同一条件、同 一工程により形成すれば、基準電圧V1は上記(20) 式で示される通りとなる。すなわち、たとえ製造工程上 でプロセスのばらつきが発生したとしても、それらのプ 20 は、次の(21)式となる。 ロセスばらつきの要因は相殺されることになる。従っ ※

※て、PMOSトランジスタQ11、Q12のチャネル長 とチャネル幅を同一にすれば、基準電圧V1はプロセス のばらつきに依存しなくなる。次に、本発明の演算増幅 回路の第1実施形態において、基準電圧回路111にお けるPMOSトランジスタQ11、Q12の消費電流を 抑えるための方法について説明する。

【0103】PMOSトランジスタQ11に流れる電流 I1は(3)式で表され、この電流 I1が消費電流とな る。(3)式に(16)式を代入すると、消費電流 I1

[0104]

$$I = (1/2) \times (u \times \varepsilon) / t_{ox} \times (W_{P1}/L_{P1}) \times (0 - V_{TP1})^{2} \cdots$$
(21)

また、PMOSトランジスタQ12に流れる電流 I2も (21)式と同様の式により表すことができる。

【0105】従って、基準電圧回路の消費電流は、PM OSトランジスタQ11、P12のチャネル長を長くす ることにより抑えることができる。また、ゲート電極の 酸化膜の厚さtoxを厚くすることによっても、消費電流 くした分だけチャネル長の長さを短くすれば、レイアウ ト的にトランジスタの面積を小さくできる。

【0106】次に、本発明の演算増幅回路の第1実施形 態において、基準電圧回路111におけるPMOSトラ ンジスタQ11、Q12の構造を、図2に代えて図6に 示すようなLOCOSオフセット構造にするようにして も良い。

【0107】との場合には、例えばPMOSトランジス タQ11は、P- 基板21中にN-ウェル22が形成さ れ、そのN⁻ ウェル22上にはフィールド酸化膜51が 40 形成され、そのフィールド酸化膜51に囲まれた部分に 形成されている。また、ゲート電極31とドレイン電極 26、およびゲート電極31とソース電極28との間に は、P- 拡散層52が形成されている。そして、そのP - 拡散層52上に、酸化膜54が形成されている。

【0108】とのようなLOCOSオフセット構造にす ると、PMOSトランジスタQ11、Q12のドレイン★ ★の耐圧が向上するので、演算増幅回路の動作電圧を上げ ることができる。

【0109】次に、本発明の演算増幅回路の第2実施形 態について、図7を参照して説明する。

【0110】この演算増幅回路の第2実施形態は、図1 に示す基準電圧回路111を図7に示すような基準電圧 を抑えることができる。従って、この場合に、それを厚 30 回路111Aに置き換えたものである。すなわち、図1 の基準電圧回路111のPMOSトランジスタQ11 を、ゲート電極の極性がP* であるデブレッション型の PMOSトランジスタQ11-1、Q11-2に代え、 これらを直列接続するようにしたものである。PMOS トランジスタQ11-1、Q11-2は2段構成である が、3段またはそれ以上であっても良い。

> 【0111】なお、他の部分の構成は、図1の演算増幅 回路の構成と同様であるので、同一の構成部分には同一 符号を付してその説明は省略する。

【0112】とのような構成によれば、PMOSトラン ジスタQ11-1、およびPMOSトランジスタQ11 -2へのソース・ドレイン間の電圧を低減できるので、 演算増幅回路の電源電圧を高くすることができる。

【0113】また、このような構成によれば、PMOS トランジスタQ11-1に流れる電流11は、次の(2 2) 式で表される。

[0114]

 $I = 1/2 \times \beta_{0P1} \times (W_{P1}/L_{P1}) \times (0 - V_{TP1})^2 \cdots (22)$

但し、(22)式において、β,,, はプロセスで決まる チャネル幅、L_{p1}はそのチャネル長、V_{rp1} はそのしき パラメータ、W,1はPMOSトランジスタQ11-1の 50 い値電圧である。

【0115】一方、PMOSトランジスタQ12に流れ *【0116】 る電流 [2は、次の(23)式で表される。 *

 $12 = 1/2 \times \beta_{op2} \times (W_{p2}/L_{p2}) \times (V_1 - V_{TP2})^2 \cdots (23)$

但し、(23)式において、VlはPMOSトランジス タQ11-1、Q12の共通接続点の電圧(基準電圧) である。

17

【0117】PMOSトランジスタQ11-1に流れる※

$$V = V_{TP1} - \sqrt{\{(W_{P1} \div L_{P1}) / (W_{P2} \div L_{P2}) \times (\beta_{0P1} / \beta_{0P1})\}} \times V_{TP1} \cdots (24)$$

(24) 式によれば、基準電圧回路111Aの基準電圧 10 る。また、PMOSトランジスタQ22の構造は、PM V1は、電源電圧VDDに依存しないことがわかる。

【0119】なお、この第2実施形態における基準電圧 回路111Aについては、第1実施形態における基準電 圧回路111に関する説明内容が矛盾しない範囲で適用 されるものとする。

【0120】次に、本発明の演算増幅回路の第3実施形 態について、図8を参照して説明する。

【0121】との演算増幅回路の第3実施形態は、図1 に示すバイアス回路11を、図8に示すようなバイアス 回路11Aに置き換えたものである。すなわち、バイア 20 ス回路11Aは、図8に示すように、図1の基準電圧回 路111を基準電圧回路111日に置き換えるととも に、図1のカレントミラー回路112を省略するように したものである。

【0122】基準電圧回路111Bは、図8に示すよう に、エンハンスメント型のPMOSトランジスタQ21 と、デプレッション型のPMOSトランジスタQ22と を直列に接続させ、この直列回路を電源ライン4と電源 ライン5との間に接続させ、両PMOSトランジスタQ 圧として発生させ、この発生させた基準電圧を両PMO SトランジスタQ21、Q22の共通接続部から取り出 すようにしたものである。

【0123】なお、この基準電圧回路111Bは、図1 における基準電圧回路111のPMOSトランジスタQ 11と、PMOSトランジスタQ12とを、逆の位置に 配置させたものに相当する。

【0124】さらに具体的に説明すると、PMOSトラ ンジスタQ21は、そのソース電極が電源ライン4に接 続されるとともに、そのゲート電極とドレイン電極とが 40 【0130】 共通接続され、その共通接続部がPMOSトランジスタ Q22のソース電極とPMOSトランジスタQ15のゲ ート電極にそれぞれ接続されている。また、PMOSト ランジスタQ22は、そのゲート電極とそのソース電極 とが共通接続され、その共通接続部がPMOSトランジ スタQ21のドレイン電極に接続されるとともに、その ドレイン電極が電源ライン5に接続されている。

【0125】PMOSトランジスタQ21の構造は、P MOSトランジスタQ12と同様であり、そのゲート電 極はN型不純物を含んだポリシリコンで形成されてい

※電流I1は、PMOSトランジスタQ12に全て流れ込 むため、11=12となり、これを基準電圧V1につい て解くと、次の(24)式のようになる。 [0118]

OSトランジスタQ11と同様であり、そのゲート電極 はP型不純物を含んだポリシリコンで形成されている。 なお、他の部分の構成は、図1の演算増幅回路の構成と 同様であるので、同一の構成部分には同一符号を付して その説明は省略する。

【0126】次に、このような構成からなる第3実施形 態の基準電圧回路111Bの動作について、図8を参照 して説明する。

[0127] PMOSトランジスタQ21は、 $V_{cs} = V$ psより、Vcs - Vrp < Vps が必ず成り立つので飽和領域 で動作する。また、PMOSトランジスタQ22もV。s = 0より、 $V_{cs} - V_{\tau p} = - V_{\tau p} < V_{ps}$ が成り立つので飽 和領域で動作する。従って、PMOSトランジスタQ2 1、Q22のドレイン電流 [21、 [22は、次の(2 5) (2.6) 式のようになる。

[0128]

 $121 = \beta/2 \text{ (VDD-V1-V_{1221})}^2 \cdots (25)$ $122 = \beta/2 (0 - V_{TP22})^2 \cdots (26)$

ここで、(25)式中において、βは製造プロセスで決 21、Q22のしきい値電圧の差に応じた電圧を基準電 30 まる定数、VDDは電源電圧、V1は基準電圧回路11 1 Bが発生する基準電圧、V_{TF21}はPMOSトランジス タQ21のしきい値電圧である。また、(26)式にお いて、VTP22はPMOSトランジスタQ22のしきい値 電圧である。

> 【0129】PMOSトランジスタQ21に流れる電流 I21とPMOSトランジスタQ22に流れる電流I2 2は等しいので、 [21= [22が成り立ち基準電圧V 1について解くと、基準電圧V1は次の(27)式のよ **うになる。**

 $V l = V D D - (V_{TP21} - V_{TP22}) \cdots (27)$

(27)式において、しきい値電圧V_{τρ21}としきい値電 圧V,,,,との関係は、V,,,,,のため、電源電圧 VDDを基準に、しきい値電圧V_{τF21}としきい値電圧V тр22との差(Vтр21-Vтр22)の一定電圧を、基準電圧 V1を得ることができる。従って、基準電圧回路111 Bの発生する基準電圧V1は、電源電圧VSSが変化し てもそれに依存せずに一定になる。

【0131】次に、本発明の定電圧回路の第1実施形態 50 について、図9を参照しながら説明する。

(11)

【0132】との定電圧回路の第1実施形態は、図1の 演算増幅回路を利用して図9に示すような定電圧回路を 構成するようにしたものである。

19

【0133】すなわち、この定電圧回路の第1実施形態 は、図9に示すように、出力増幅回路13に、その出力 増幅回路13の出力電圧を任意に分圧するトリミング回 路14を備え、かつ、基準電圧回路111の発生基準電 圧を差動増幅回路12の一方の入力端子(正入力端子) に入力するとともに、トリミング回路14の分圧電圧を 差動増幅回路12の他方の入力端子(負入力端子)に入 10 力するようにしたものである。

【0134】トリミング回路14は、抵抗R10とトリ ミング用の可変抵抗器VRを直列接続し、この直列回路 を出力増幅回路13の出力端子と電源電圧VSSとの間 に接続するとともに、抵抗R10と可変抵抗器VRの共 通接続部を差動増幅回路12のNMOSトランジスタQ 4のゲート電極と接続している。

【0135】なお、他の部分の構成は、図1の演算増幅 回路の構成と同様であるので、同一の構成部分には同一 符号を付してその説明は省略する。

【0136】このような構成からなる定電圧回路の第1 実施形態によれば、図1の演算増幅回路を利用して構成 するようにしたので、低消費電流化が可能で、電源電圧 に依存せず、かつ量産ばらつきも小さく抑えることがで きる定電圧回路を提供することができる。

【0137】ところで、図11に示す従来の演算増幅回 路を利用して図9に相当する定電圧回路を構成する場合 には、バイアス回路1の基準電圧V1は、V1=0.7 0±0.15 V程度となる。この場合には、そのばらつ きが±21%となるので、これを±2%(1/10程 度)に減少するためにトリミング回路14に相当するト リミング回路でトリミングする必要があり、これには4 ビット(16状態)でのトリミングが必要となる。

【0138】一方、この実施形態の場合には、基準電圧 回路111の基準電圧V1は、V1=1.05±0.1 0 V程度となる。この場合には、そのばらつきが±9. 5%に減少でき、これを±2% (1/5程度) に減少す るためにトリミング回路14でトリミングする必要があ るが、これには3ビット(8状態)でのトリミングで足 りる。従って、トリミング回路14の規模を従来に比べ 40 て小さくできるので、全体の面積を小さくすることがで きる。

【0139】なお、図9で示す定電圧回路の第1実施形 態は、図1の演算増幅回路を利用して定電圧回路を構成 するものとしたが、図1の演算増幅回路に代えて、図3 ~図5および図7に示す各演算増幅回路を利用して定電 圧回路を構成するようにしても良い。

【0140】次に、本発明の定電圧回路の第2実施形態 について、図10を参照しながら説明する。

演算増幅回路を利用して図10に示すような定電圧回路 を構成するようにしたものである。

【0142】すなわち、この定電圧回路の第2実施形態 は、図10に示すように、出力増幅回路13に、その出 力増幅回路13の出力電圧を任意に分圧するトリミング 回路14を備え、かつ、基準電圧回路111Bの発生基 準電圧を差動増幅回路12の一方の入力端子(正入力端 子) に入力するとともに、トリミング回路14の分圧電 圧を差動増幅回路12の他方の入力端子(負入力端子) に入力するようにしたものである。

【0143】なお、トリミング回路14の構成は、図9 のトリミング回路14の構成と同一であるので、その説 明は省略する。また、その他の部分の構成は、図8の演 算増幅回路の構成と同様であるので、同一の構成部分に は同一符号を付してその説明は省略する。

【0144】このような構成からなる定電圧回路の第2 実施形態によれば、図8の演算増幅回路を利用して構成 するようにしたので、低消費電流化が可能で、電源電圧 に依存せず、かつ量産ばらつきも小さく抑えることがで きる定電圧回路を提供することができる。

[0145]

20

【発明の効果】以上説明したように、本発明の演算増幅 回路によれば、低消費電流化が可能で、電源電圧に依存 せず、かつ量産ばらつきも小さく抑えることができる。 【0146】また、本発明の定電圧回路によれば、本発 明の演算増幅回路を使用するようにしたので、低消費電 流化が可能で、電源電圧に依存せず、かつ量産ばらつき も小さく抑えることができる。

【0147】さらに、本発明の基準電圧回路によれば、 30 電源電圧に依存しない基準電圧を発生できる。

【図面の簡単な説明】

【図1】本発明の演算増幅回路の第1実施形態の構成を 示す回路図である。

【図2】その第1実施形態の物理的な構造例を示す断面

【図3】その第1実施形態の第1変形例の構成を示す回 路図である。

【図4】その第1実施形態の第2変形例の構成を示す回 路図である。

【図5】その第1実施形態の第3変形例の構成を示す回 路図である。

【図6】その第1実施形態の物理的な構造の他の例を示 す断面図である。

【図7】本発明の演算増幅回路の第2実施形態の構成を 示す回路図である。

【図8】本発明の演算増幅回路の第3実施形態の構成を 示す回路図である

【図9】本発明の定電圧回路の第1実施形態の構成を示 す回路図である。

【0141】との定電圧回路の第2実施形態は、図8の 50 【図10】本発明の定電圧回路の第2実施形態の構成を

示す回路図である。

【図11】従来の演算増幅回路の構成を示す回路図であ ス

【符号の説明】

Q11、Q22 デプレッション型のPMOSトランジ スタ

Q12、Q21 エンハンスメント型のPMOSトラン ジスタ ** *11、11A バイアス回路

12 差動増幅回路

13、13A、13B、13C 出力増幅回路


14 トリミング回路

31、41 ゲート電極


111、111A、111B 基準電圧回路


112 カレントミラー回路


【図1】





【図2】
















【図9】



【図11】



フロントページの続き

Fターム(参考) 5H420 NA31 NB02 NB22 NB25 NC02

NCO3 NE26

5J066 AA01 AA47 AA58 CA04 CA14

CA36 FA02 FA16 HA10 HA14

HA15 HA17 HA25 HA26 KA00

KA02 KA11 KA12 ND01 ND14

ND22 ND23 PD01 QA02

5J090 AA01 AA47 AA58 CA04 CA14

CA36 CN04 FA02 FA16 FN01

HA10 HA14 HA15 HA17 HA25

HA26 KA00 KA02 KA09 KA11

KA12 QA02

5J092 AA01 AA47 AA58 CA04 CA14

CA36 FA02 FA16 HA10 HA14

HA15 HA17 HA25 HA26 KA00

KA02 KA09 KA11 KA12 QA02